「香港飛龍」標誌 本文内容： 如果您希望可以時常見面，歡迎標星收藏哦~來源：內容編譯自techspot ，謝謝。隨着臺積電準備擴大其芯片封裝技術的物理規模，半導體行業正邁向一箇重要的里程碑。在最近的北美技術研討會上，臺積電詳細介紹了新一代CoWoS（晶圓上芯片封裝）技術的計劃，該技術能夠組裝比目前量產的芯片尺寸大得多的多芯片處理器。如今的高端處理器，尤其是那些支持數據中心和人工智能工作負載的處理器，已經依賴多芯片設計來滿足對性能和內存帶寬不斷增長的需求。臺積電目前的 CoWoS 解決方案可容納面積高達 2,831 平方毫米的中介層，是標準光掩模版面積的三倍多，而受 EUV 光刻技術的限制，標準光掩模版面積僅爲 830 至 858 平方毫米。該技術已經應用於 AMD 的 Instinct MI300X 和 Nvidia 的 B200 GPU 等產品，這些產品將大型計算芯片組與高帶寬內存堆棧結合在一起。然而，隨着人工智能和高性能計算應用的複雜性不斷增長，對更多硅的需求也日益增長。爲了應對這一挑戰，臺積電正在開發一種全新的 CoWoS-L 封裝技術，預計最早於明年推出，該技術支持面積高達 4,719 平方毫米（約爲光罩極限的 5.5 倍）的中介層，並需要 100×100 毫米的基板尺寸。這將允許最多 12 個高帶寬存儲器堆棧，相比現有能力有顯著提升。臺積電預計，採用該技術製造的芯片將提供比當今領先設計高出三倍半的計算性能，有可能滿足 Nvidia Rubin GPU 等即將推出的處理器的需求。展望未來，臺積電計劃突破極限，推出更大的封裝：將 7,885 平方毫米的中介層安裝在 120×150 毫米的基板上，其尺寸略大於標準 CD 盒。這意味着光罩面積將超出極限 9.5 倍，幾乎是該公司之前 8 倍光罩封裝面積的兩倍。如此龐大的組件可以容納四個 3D 堆疊集成芯片系統、十二個 HBM4 內存堆棧和多箇輸入/輸出芯片，爲性能和集成樹立了新的標杆。對於性能要求極高的客戶，臺積電還提供晶圓級系統 (SoW-X) 技術，該技術能夠將整塊晶圓集成到單個芯片中。目前，只有 Cerebras 和特斯拉等少數公司將晶圓級集成用於專用 AI 處理器，但隨着超大尺寸芯片需求的增長，臺積電預計該技術將得到更廣泛的應用。這些龐然大物處理器面臨着巨大的工程挑戰。爲大型多芯片組件供電需要創新的解決方案，因爲它們需要數千瓦的功率，遠遠超出了傳統服務器設計的承受能力。爲了解決這個問題，臺積電正在將先進的電源管理電路直接集成到芯片封裝中。該公司利用其N16 FinFET技術，將單片電源管理IC和晶圓上電感器嵌入到CoWoS-L基板中，從而實現電源在封裝中的高效傳輸。這種方法降低了電阻並提高了電源完整性，從而實現了動態電壓調節和對不斷變化的工作負載的快速響應。嵌入式深溝槽電容器進一步穩定了電氣性能，濾除了電壓波動，確保在高計算負載下可靠運行。這些進步反映了向系統級共同優化的更廣泛轉變，其中電力輸送、封裝和硅設計被視爲相互關聯的元素，而不是單獨的關注點。然而，向更大尺寸的芯片封裝邁進並非沒有挑戰。新基板的物理尺寸，尤其是 100×100 毫米和 120×150 毫米的尺寸，正在突破現有模塊標準（例如 OAM 2.0）的極限，並且可能需要新的系統和電路板設計方法。熱管理是另一箇關鍵挑戰。隨着處理器尺寸和功耗的增長，它們會產生大量的熱量。硬件製造商正在探索先進的冷卻技術，包括直接液冷和浸沒式冷卻，以保持這些芯片高效運行。臺積電已與合作伙伴合作開發用於數據中心的浸入式冷卻解決方案。這些解決方案即使在高負載下也能顯著降低能耗並穩定芯片溫度。然而，將這些冷卻技術直接集成到芯片封裝中仍然是未來的挑戰。https://www.techspot.com/news/107695-tsmc-unveils-plans-giant-ai-chips-meet-surging.html半導體精品公衆號推薦專注半導體領域更多原創內容關注全球半導體產業動向與趨勢*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。今天是《半導體行業觀察》爲您分享的第4016期內容，歡迎關注。『半導體第一垂直媒體』實時 專業 原創 深度公衆號ID：icbank喜歡我們的內容就點“在看”分享給小夥伴哦 (本文内容不代表本站观点。) --------------------------------- |
本网站是"非商业"(non-commercial)。 暂统计至2025年6月6日，本网站共17125篇文章。 本网页使用CDN cache缓存，显示的网页内容可能并非最新版本。
